VHDL Glossar

This part of the FAQ is reprinted from IEEE Std 1076-1993 IEEE Standard VHDL Language Reference Manual, Copyright © 1994 by the Institute of Electrical and Electronics Engineers, Inc. The IEEE disclaims any responsibility or liability resulting from the placement and use in this product. Information is reprinted with the permission of the IEEE. Further distribution is not permitted without consent of the IEEE Standards Department.

Dieses Glossar enthält kurze Informationen zu einer Menge von Ausdrücken und Phrasen, die zur Definition von VHDL verwendet werden. Es ist eine erweiterte Version des Anhangs B des LRM (Language Reference Manual). Die komplette formelle Definition eines jeden Ausdrucks wird innerhalb des Hauptteils des LRM beschrieben. Dieses Glossar soll helfen sich leichter an den Sinn eines bestimmten Ausdrucks zu erinnern. Erweiterte Grundkenntnisse in VHDL sind aber vorauszusetzen. Die Übersetzung von Englisch nach Deutsch erfolgte nach dem Prinzipien:

1. Keine Übersetzung von dem, was eindeutig ist - object → Objekt (z.B.)
2. Keine Übersetzung von VHDL-spezifischen Ausdrücken, die außerdem erklärt werden - literal.

Ein literal aus der Menge der abstrakten Typen ( type ) universal_real oder universal_integer. (§13.2, §13.4)

Ein Typ ( type ) der den Zugriff auf ein Objekt ( object ) eines vorgegebenen Typs erlaubt. Der Zugriff auf ein solches Objekt wird erreicht über einen access value , der von einem allocator (Zeiger) übergeben wird; man sagt der access value bestimmt ( designate ) das Objekt. (§3, §13.3)

Der Modus ( mode ) in dem eine Datei entweder mit einem read-only- oder einem write-only-Zugriff geöffnet wird. Der Zugriffsmodus ( access mode ) hängt von dem mitgelieferten Open_Kind-Parameter ab. (§3.4.1, §14.3).

Der Zugriffswert ( access value ) ist der Wert eines Zugrifftyps ( access type ). Dieser Wert wird von einem allocator übergeben und bezeichnet ( designate ) ein object eines vorgegebenen Typs ( type ); das Objekt muß eine variable dieses Typs sein. Ein access value mit dem Wert Null bezeichnet ( designate ) kein object . Ein access value kann nur ein von einem allocator erzeugtes Objekt bezeichnen, also kein Objekt, daß über eine declaration definiert wurde. (§3, 3.3)

Ein Treiber ( driver ) der während eines Simulationszyklusses ( simulation cycle ) einen neuen Wert annimmt, ungeachtet dessen, ob der Wert zu dem vorhergehenden Wert verschieden ist. (§12.6.2, §12.6.4)

Ein Ausdruck ( expression ), ein Ein-/Ausgang ( port ), ein Signal ( signal ), oder eine Variable ( variable ) verbunden mit einem formal Ein-/Ausgang ( formal port ), formellen Parameter ( formal parameter ) oder einer formellen allgemeinen Konstante ( formal generic ). (§1.1.1.1, §1.1.1.2, §3.2.1.1, §4.3.1.2, §4.3.2.2, §5.2.1, §5.2.1.2)

1. Ein Ausdruck ( expression ), der den Wert eines kombinierten Typs ( composite type ) kennzeichnet. Der Wert wird durch die Übergabe aller zu den Elementen des composite type gehörenden Werten spezifiziert. Es kann entweder eine Positionszuweisung ( positional association ) oder eine namentliche Zuweisung ( named association ) zur Darstellung - welcher Wert wurde welchem Element zugewiesen - verwendet werden.
2. Ein Zielwert einer Variablenzuweisung ( variable assignment) oder Signalzuweisung signal assignment), das einen kombinierten Wert zuordnet. Man spricht von diesem Zielwert als form of an aggregate . (§7.3.1, §7.3.2, §7.3.4, 7.3.5, §7.5.2)

Der alternative name für eine named entity . (§4.3.3)

Ein Befehl der verwendet wird, um anonyme ( anonymous ), variable ( variable object ) Objekte zu erzeugen, die mittels bestimmter Werte ( access value) zugänglich sind. (§3.3, §7.3.6)

Die syntaktische und semantische Analyse von VHDL-Quellcode in einem VHDL-Design ( design file ) und das Einfügen einer zwischenzeitlichen Darstellungsform von Entwurfseinheiten ( design unit ) in eine Entwurfsbibliothek ( design library ). (§1 1.1, §11.2, §11.4)

Der undefinierte einfache Name ( simple name ) eines Begriffs, welcher implizit erzeugt wird. Der Basistyp ( base type ) eines numerischen Typs ( numeric type ) oder eines Feldtyps ( array type ) ist anonym; ähnlich ist ein durch einen Zugriffswert ( access value ) bezeichnetes Objekt ( object denote ) anonym. (§4.1)

Ein Präfix wird als passend ( appropriate ) für einen Typ ( type ) bezeichnet, falls der Präfix den gleichen Typ besitzt, oder falls der Typ des Präfix ein Zugriffstyp ( access type ) ist, dessen Zieltyp designated type gleich dem oben betrachteten Typ ist. (§6.1)

Ein Basiskonstrukt, das mit einer entity declaration zur Beschreibung der internen Funktion und des Aufbaus einer design entity verbunden wird. Ein architecture body wird verwendet, um das Verhalten, den Datenfluss oder die Struktur einer design entity zu beschreiben. (§1, §1.2)

Ein object eines array type . (§3)

Der Typ ( type ), dessen Wert sich aus Elementen zusammensetzt, die alle zu dem gleichen Untertyp ( subtype ) gehören (und deshalb vom gleichen type sind). Jedes Element wird eindeutig über einen Zeiger (im Falle eines Vektors) oder über eine Folge von Zeigern (im Falle einer mehrdimensionalen Matrix) gekennzeichnet. Jeder Zeiger setzt sich aus dem Wert eines discrete type zusammen und muß innerhalb des passenden index range liegen. (§3.2.1)

Ein range L to R. (§3.1)

American Standard Code for Information Interchange. Das Standardpacket (package standard) enthält die Definition des character type -Typs, die ersten 128 Werte, die die ASCII-Zeichen repräsentieren. (§3.1.1, §14.2)

Zu dieser Verletzung kommt es, wenn die Bedingung einer assert-Anweisung mit “false” bewertet wird. (§8.2)

Der einfache driver für ein signal innerhalb einer expliziten oder gleichwertigen Prozessanweisung, in welcher sich die Signalzuweisung befindet. (§12.6.1)

Falls ein einzelnes association element eines zusammengesetzten Formalismus (composite formal ) die Verbindung für den gesamten Formalismus darstellt. (§4.3.2.2)

Die Eigenschaft eines formal port , eines generic , oder der parameter eines gemischten Typs ( composite type ), welcher in einigen association list erwartet wird. Ein gemischtet Formalismus ( formal ), dessen Vereinigung definiert wird über die Verbindung von mehrfachen association element in einer einzelnen association list , wird als individuell verbunden in dieser Liste bezeichnet. Das Format solcher association element darf nur nicht überlappende subelement oder Teile des Formalismusses ( formal ) beschreiben ( denote ). (§4.3.2.2)

Dieses Element verbindet ein actual oder ein local mit einem local oder formal . (§4.3.2.2)

Diese Liste baut die Korrespondenz zwischen formal oder local port oder parameter name und local oder actual name oder expression auf. (§4.3.2.2)

Die Definition einiger Eigenschaften einer named entity . Einige attribute sind bereits vordefiniert für type , range , Werte, signal und Funktionen. Die verbleibenden Eigenschaften werden als Konstanten ( constant ) vom Benutzer definiert. (§4.4)

Dieses Wortelement (lexical element) zeigt an, ob ein bit string literal als ein binärer, oktaler oder hexadezimaler Wert interpretiert wird. (§13.7)

subtypes bauen auf diesem Basistyp auf und definieren eine Untermenge von möglichen Werten, die man auch als constraint dieses Basistyps bezeichnet. Der Basistyp von einem type ist der Typ selber. Der Basistyp eines subtype kann durch rekursives Untersuchen der Typkennzeichnung des subtype gefunden werden. (§3)

Ein based literal ist ein abstract literal , das in einer Form dargestellt wird, die explizit eine Basis spezifiziert. Die Basis ist auf den Bereich ( range ) 2 bis 16 beschränkt. (§13.4.2)

Eine Operation die zu einer der folgenden Ausführungen paßt:

1. Eine Zuweisung (innerhalb einer Zuweisung oder Initialisierung);
2. Ein Verteiler ( allocator );
3. Ein selected name , ein Index- name , oder ein slice name ;
4. Eine Kennzeichnung (innerhalb eines kennzeichnenden expression ), eine explizite type conversion , ein formal oder actual designator in Form einer type conversion , oder eine implizite type conversion eines Wertes der Menge type universal_integer oder universal_real zu einem korrespondierenden Wert eines anderen numeric type ;
5. Ein numeric literal (für einen universellen type ), der literal “ungueltig” (für einen access type ), ein string literal , ein bit string literal , ein aggregate , oder ein vordefiniertes attribute . (§3)

Ein Signal ( signal ), das die driving value für alle anderen Signale bestimmt. Ein basic signal ist:

• Entweder ein skalares signal oder ein resolved signal ;
• Kein subelement eines resolved signal ;
• Kein implicit signal in der Form attribute S'Stable(T), S'Quiet(T), or S'Transaction;
• Kein implicit signal guarded signal . (§12.6.2)

Die Eigenschaften eines Wertes bezüglich des möglichen range . Der Wert V wird als belong to a range bezeichnet, falls die Unterschiede ( lower bound ⇐ V) und (V ⇐ upper bound ) beide richtig sind, wobei wie zu erwarten, lower bound und upper bound die Grenzen des Bereichs ( range ) darstellen. (§3.1, §3.2.1)

Die Eigenschaften eines Wertes die im Bereich eines subtype liegen. Ein Wert wird als belong to a subtype eines vorgegebenen type bezeichnet, falls er zu dem type gehört und die dazugehörigen Bedingungen ( constraint ) erfüllt. (§3, §3.2.1)

Der Vorgang einer Verbindung einer design entity und die optionelle Verbindung einer architecture body mit einer instance einer Komponente. Ein binding kann explizit oder durch Anzeige einer Bindung mit Vorgabewerten spezifiziert werden. (§1.3, §5.2.1, §5.2.2, §12.3.2.2, §12.4.3)

Dieses literal , wird durch eine Folge von extended digit zusammengesetzt, die zwischen zwei Anführungsstrichen eingeschlossen werden und mit einer Basisangabe beginnen ( base specifier . Der type eines bit string literal ist abhängig vom Kontext. (§7.3.1, §13.7)

Ein Block repräsentiert einen Teil der Designhierarchie. Es gibt entweder externe oder interne Blöcke ( external block or internal block ). (§1, §1.1.1.1, §1.1.1.2, §1.2.1, §1.3, §1.3.1, §1.3.2)

Ein Label wird als bound bezeichnet, wenn es in der Instantziierungsliste der configuration specification festgelegt wird. (§5.2)

Das Symbol <> in einer index subtype -Definition, welche für einen nicht festgelegte Bereich ( range ) steht. Verschiedene Objekte ( object ) eines Typs ( type ) können verschiedene Grenzen ( bound ) und Richtungen haben. (§3.2.1)

Eine Art eines guarded signal . Ein Bus erreicht einen benutzerspezifischen Wert falls alle seiner Treiber ( driver ) abgeschaltet sind. (§4.3.1.2, §4.3.2)

Ein literal des character type . Character literals zeichnen sich dadurch aus, das einer der graphic characters (inklusive der space und der nonbreaking space characters) zwischen zwei Apostrophen (') eingeschlossen wird. (§13.2, §13.5)

Ein enumeration type mit wenigsten einem character literal zwischen den enumeration literal . (§3.1.1, §3.1.1.1)

Das sind zwei Typen ( type ), die den selben Typ oder zwei numerische Typen bezeichnen ( numeric type ). Zwei array type werden ebenfalls closely related bezeichnet, falls sie die gleiche Dimension besitzen, falls ihr index type auf jeder Position closely related ist und falls die array type den gleichen Elementtyp besitzen. Explizite type conversion ist nur zwischen closely related types erlaubt. (§7.3.5)

Eine Schleife, die am Ende ihrer Ausführung ist. Genauso ist der Wiederholungslauf einer Schleife komplett ( complete ), falls die Bedingung einer while-Schleife “falsch” ist oder alle Werte innerhalb des diskreten Bereichs ( discrete range ) einer For-Schleife einem Wiederholungs parameter (iteration parameter ) zugewiesen wurden. (§8.9)

Eine declaration , eine specification , oder eine Anweisung. Complete contexts werden bei Überladevorgängen verwendet. (§10.5)

Ein Typ ( type ) dessen Werte aus Elementen besteht. Es gibt zwei verschieden Klassen von composite types : array type und record type . (§3, §3.2)

Eine Anweisung, ohne einen definierten relativen Befehl, die asynchron ausgeführt wird ( execute ). Nebenläufige Anweisungen ( concurrent statements ) werden für die Darstellung von Datenflüssen und strukturellen Beschreibungen eingesetzt. (§9)

Dieses Konstrukt definiert, wie die instance einer Komponente in einem gegeben block an die design entity angebunden ( bound ) werden. In einer configuration wird definiert, auf welchen Weise die design entity zu einem kompletten Design verbunden werden. (§1, §1.3. 5.2)

Zwei subprogram specification , werden als conform gekennzeichnet, falls, abgesehen von verschiedenen erlaubten Minimalversionen,sich beide specification durch die selbe Folge von lexikalischen Elementen zusammensetzen und korrespondierende lexikalische Elemente sichtbar die gleiche Funktion besitzen. Konformität wird ähnlich für deferred constant declaration definiert. (§2.7)

Ein formeller Ein-/Ausgang ( formal port ), der mit einem actual port oder signal verbunden ist, gilt als connected . Ein formal port , der mit dem reservierten Wort open verbunden ist, gilt als unconnected . (§1.1.1.2)

Ein object dessen Wert sich nicht ändert ist ein Konstante. Konstanten dürfen explizit als subelement von explicitly declared constant , oder Interface constants deklariert werden. Konstanten, die in packages festgelegt werden, können auch deferred constant sein. (§4.3.1.1)

Constraints sind eine Untermenge von Typwerten (values of a type ). Die Menge der möglichen Werte eines Objekts ( object ) eines Typs ( type ) können einer Bedingung unterliegen die als constraint bezeichnet wird. Ein Wert genügt (satisfy) einem constraint , falls er die entsprechenden Bedingungen erfüllt. Es gibt index constraint , range constraint und size- constraint . (§3)

Eine Funktion die zur Konvertierung von Werten dient. Für Interface- object der Art ( mode ) in sind conversion functions nur für actual erlaubt. Für Interface- object der Art out oder buffer sind conversion functions für formal erlaubt. Für Interface- object der Art inout oder linkage sind conversion functions nur für formal und actual zusammen erlaubt. Conversion functions besitzen einen einzigen parameter . Eine conversion function verbunden mit einem actual akzeptiert den Typ des actual und gibt den Typ des formal zurück. Eine conversion function verbunden mit einem formal nimmt auch den Typ des formal und antwortet mit dem Typ des actual . (§4.3.2.2)

Eine Operandeneigenschaft, die in Beziehung zu irgendeinem Typ ( type ) steht. Ein Operand ist convertible zu irgendeinem Typen , falls eine implizierte Konvertierung zu diesem Typ besteht. (§7.3.5)

Der Teilwert einer einzelnen Wertveränderung ( transaction ) eines Treibers, dessen Zeitkomponente nicht grösser ist als die momentane Simulationszeit. (§12.6. 12.6.1, §12.6.2, §12.6.3)

Ein abstract literal welcher in dezimaler Notation dargestellt wird. Die Basis des literal ist implizit 10. Das literal darf je nach Wahl einen Exponenten, einen Dezimalpunkt oder einen Bruchteil einbinden. (§13.4.1)

Eine declaration ist ein Konstrukt, welches eine entity declaration definiert und ein Namen (oder eine irgendeine andere Notation) damit verbindet. Diese Verbindung steht im Zusammenhang mit einem Textbereich der als Deklarationsbereich ( scope of the declaration ) benannt wird. Innerhalb des scope existieren Räume, in denen es möglich ist Kennzeichen einzusetzen, um Bezug zu nehmen auf die mit ihnen verbundene entity declaration ; an solchen Stellen wird das Kennzeichen als simple name der named entity bezeichnet. Man sagt der simple name beschreibt die verbundende named entity . (§4)

Ein syntaktischer Bestandteil verschiedener declaration oder Darstellungen (wie entity declaration , architecture body , und block -Darstellungen). Der Deklarationsteil definiert den lexikalischen Bereich (üblicherweise beginnend mit einem Schlüsselwort - z.B. “is”- und endend mit einem anderem Schlüsselwort z.B. “begin”) in dem die declaration liegen können. (§1.1.2, §1.2.1, §1.3, §2.6, §9.1, §9.2, §9.6.1, §9.6.2)

Ein semantischer Bestandteil von verschiedenen declaration oder Darstellungen. Eine declarative region zerlegt Bereiche, wie die declarative region einer entity declaration , welche sich bis zum Ende eines jeden architecture body für diese entity ausdehnt ( extend ) . (§10.1)

Decorate bedeutet die Verbindung eines benutzerdefinierten attribute mit einer named entity und die Definition des Wertes von dem attribute . (§5.1)

Eine Voreinstellung die für einen formal generic , einen port , oder einen parameter benötigt wird, falls das Interface- object unverbunden ist. Eine Voreinstellung- expression wird ebenso verwendet um einen Initialwert für signal und die dazugehörigen Treiber zu unterstützen. (§4.3.1.2, §4.3.2.2)

Eine constant , die ohne ein Zuweisungssymbol (:=) und einer expression in einer package declaration festgelegt wurde, wird als deferred constant bezeichnet. Eine verbundene full declaration der Konstante muss im package body zur Definition des Wertes der Konstante festgelegt sein. (§4.3.1.1)

Ein simulation cycle in dem die Simulationszeit von Beginn bis Ende des Zyklusses die gleiche ist, ist ein delta cycle . Das heisst innerhalb eines Deltazyklusses schreitet die Simulationszeit nicht voran. Nur nonpostponed process können während eines Deltazyklusses ausgeführt ( execute ) werden. (§12.6.4)

Die Eigenschaft des Identifizierungsmerkmals die in einer declaration angegeben wird. Dort wo die declaration sichtbar ( visible ) ist, sagt man, daß dieses in der declaration angegebene Merkmal die named entity , die in der declaration festgelegt wird, beschreibt ( denote ). (§4)

Eine design unit die explizit oder implizit andere library unit im Fall des Gebrauchs angibt. Diese Abhängigkeit beeinträchtigt die möglichen Anweisungen zur Analyse ( analysis ) der design unit . (§11.4)

Eine Eigenschaft eines implicit signal welche irgendeinem anderen signal abhängig ist. Der momentane Wert ( current value ) eines implicit signal R ist abhängig vom momentanen Wert ( current value ) eines anderen signal S, falls R ein implicit signal S'Stable(T), S'Quiet(T), oder S'Transaction beschreibt ( denote ), oder falls R ein implizites GUARD signal beschreibt und S ist irgendein anderes implicit signal , welches innerhalb der guard expression , die den current value von R festlegt, benannt wird. (§12.6.3)

Ein Bereich ( range ) L downto R. (§3.1)

Eine design entity ist eine entity declaration mit einem dazugehörigen architecture body . Verschiedene design enitities können die gleiche entity declaration benutzen. In diesem Fall beschreiben sie verschiedene Komponenten mit der gleichen Schnittstelle oder die gleiche Komponente aus einer anderen Perspektive. (§1)

Eine oder mehrere design unit in Folge. (§1.1)

Die komplette Darstellung eines Designs, die aus der aufeinanderfolgenden Auflösung einer design entity in Unterkomponenten und der Verbindung ( binding ) dieser Bestandteile mit anderen design entity , die auf die gleiche Weise bearbeitet werden, zustande kommt. (§1)

Eine host-abhängige Einrichtung zum Speichern von zwischenzeitliche Darstellungen der analysierten design unit . (§11.2)

Ein Konstrukt, welches unabhängig analysiert werden kann und in einer design library abgelegt wird. Eine design unit kann eine entity declaration sein, ein architecture body , eine configuration declaration , ein package declaration , oder eine package body declaration . (§11.1)

Eine Eigenschaft eines access value der den Wert an einige object übergibt, falls der access value ungleich Null ist. Man sagt ein access value ungleich Null bestimmt (to designate) ein object . (§3.3)

Ein designated subtype ist für einen access type der subtype der durch die subtype -Kennzeichen der access type -Definition festgelegt wird. (§3.3)

Der designated type ist für einen access type der base type des subtype , der durch die subtype -Kennzeichen der access type -Definition festgelegt wird. (§3.3)

1. Ein designator ist die erste Syntax, die einen Teil eines association element bildet. Ein formal designator spezifiziert welcher formal parameter , welcher port , oder welches generic (oder welches subelement oder slice eines parameter , eines port , oder eines generic ) mit einem actual über ein vorgegebenes association element verbunden werden muss. Ein actual designator spezifiziert welche actual expression , welches signal , oder welche variable mit einem formal (oder einem subelement oder mehreren subelement s eines formal ) verbunden werden muss. Ein actual designator kann auch festlegen, daß der formal in dem vorgegebenen association element ohne Verbindung bleibt (mit Hilfe eines actual designators der Klasse open). (§4.3.2.2)
2. Ein Kennzeichen, character literal , oder ein Operator-Symbol welcher ein alias für irgendwelche anderen name definiert. (§4.3.3)
3. Ein simple name welcher ein vordefiniertes oder anwenderdefiniertes attribute in einem attribute name , oder ein anwenderdefiniertes attribute in einer attribute specification beschreibt. (§5.1, §6.6)
4. Ein simple name , character literal , oder ein operator symbol , und möglicherweise eine Signatur, die eine named entity in der entity name -Liste einer attribute specification beschreibt. (§5.1)
5. Das Symbol eines Kennzeichens oder eines Operators, das den name eines Unterprogramms festlegt. (§2.1)

Eine visible declaration , die bei der Auswahl nicht visible (sichtbar) ist. Eine declaration ist directly visible innerhalb ihrer immediate scope . Davon sind alle Plätze ausgeschlossen, an denen die declaration versteckt ist (is hidden ). Eine declaration die immediately within (unmittelbar innerhalb) dem visible Teil eines Package auftritt, kann über ein bestimmtes Hilfsmittel directly visible gemacht werden. (§10.3, 10.4)

Ein eindimensionales Feld, das sich aus Elementen des discrete type zusammensetzt. (§7.2.3)

Ein Bereich ( range ), dessen Grenzen ( bound ) von Elementen des discrete type gebildet werden. (§3.2.1, §3.2.1.1)

Ein enumeration type oder ein integer type . Jeder Wert eines discrete type hat die einen Integerwert als Positionsnummer. Index-Anweisungen und Wiederholungen gebrauchen die Werte des discrete types . (§3.1)

Ein driver enthält die projected output waveform eines signal . Der Wert des signal ist eine Funktion der momentante Werte ( current value ) seiner Treiber ( drivers ). Jeder Prozess der auf ein gegebenes Signal weist, enthält implizit einen Treiber für das signal . Eine signal -Zuweisung wirkt nur auf den (die) associated driver (s). (§12.4.4, §12.6.1, §12.6.2, §12.6.3)

Der Wert den ein signal als eine Quelle ( source ) anderer signal liefert. (§12.6.2)

Der effektive Wert ist der Wert, den man erhält bei der Auswertung eines Verweises ( reference ) auf das signal innerhalb eines Ausdrucks ( expression ). (§12.6.2)

Der Prozess bei welchem eine declaration das Ergebnis vollendet. Vor der Fertistellung der elaboration (das heißt auch vor der elaboration ) ist eine declaration noch nicht ausgearbeitet. (§12)

Ein wesentlicher Bestandteil eines gemischten Typs ( composite type ). (§3)

Die Definition der Schnittstelle zwischen einer vorgegebene design entity und der Umgebung in welcher sie verwendet wird. Eine entity declaration kann auch declaration und Anweisungen spezifizieren, die Teil einer design entity sind. Eine vorgegebene entity declaration kann von vielen design entity gleichzeitig benutzt werden, obwohl jede eine unterschiedliche architecture body besitzt. Auf diese Weise kann eine entity declaration möglicherweise eine Klasse von design entities representieren, allerdings jede mit der gleichen Schnittstelle. (§1, §1.1)

Ein literal eines enumeration type . Ein enumeration literal kann entweder ein Identifizierungkennzeichen oder ein character literal sein. (§5.1.1, §7.3.1)

Ein Typ ( type ), dessen Werte durch Aufzählung (enumerating) festgelegt werden. Die Werte dieses Typen werden durch enumeration literal dargestellt. (§3.1, §3.1.1)

Ein in dieser Form nicht erlaubter Quelltext. Falls ein error während der analysis einer design unit angezeigt wird, wird die Erstellung einer library unit für die gegebene design unit verhindert (pr events ). Ein error während der Laufzeit beendet eine Simulation. (§11.4)

Eine error -Bedingung die nicht immer erkannt wird. (§2.1.1.1, §2.2)

Ein Wechsel im momentanen Wert ( current value ) eines Signals ( signal ), welcher auftritt, falls ein signal mit seinem effective value aktualisiert wird. (§12.6.2)

1. Falls erst die design hierarchy eines model ausgearbeitet wird, wird dessen Netzwerk ( net ) initialisiert und in einer abschließenden Simulation mit sich wiederholenden simulation cycle weitergeführt. In diesen Simulationszyklen werden die Prozesse ausgeführt ( executed ) und das Netzwerk ( net ) wird aktualisiert ( update ).
2. Falls ein Prozess die Aktionen ausführt, die in den Algorithmen des Befehlsteils festgelegt sind. (§12, 12.6)

Ein ausgewählter Name ( selected name - im syntaktischen Sinne) der ein oder alle primary units in einer library oder irgendeiner named entity innerhalb einer primary unit beschreibt ( denote ). (§6.3, §8.1)

Der “Elternteil” ( parent ) des implicit signal , welches über die vordefinierten attribute 'DELAYED, 'QUIET, 'STABLE, oder 'TRANSACTION festgelegt wird. Die Verwendung der Vorsilbe des Attributs ( attribute ) wird festgelegt. Falls eine Vorsilbe ein explicit signal (oder einen member davon) beschreibt ( denote ), dann ist das der explicit ancestor (Vorfahr) des implicit signal . Falls die Vorsilbe eines der implicit signal ist, die durch die vordefinierten attribute 'DELAYED, 'QUIET, 'STABLE, oder 'TRANSACTION festgelegt werden, ist diese Regel praktisch rekursiv. Falls die Vorsilbe ein implicit signal GUARD ist, hat das signal keinen expliziten Vorfahren (explicit ancestor). (§2.2)

Ein signal das durch die vordefinierten attribute 'DELAYED, 'QUIET, 'STABLE, oder 'TRANSACTION festgelegt wird. (§2.2)

Eine Konstante ( constant ) eines spezifizierten Typs ( type ), die über eine constant declaration bestimmt wird. (§4.3.1.1)

Ein object eines spezifizierten Typs ( type ), welches über eine object declaration festgelegt wird. Eine object declaration wird als single-object declaration bezeichnet, falls deren Kennzeichenliste nur ein einziges Kennzeichen enthält; im anderen Fall spricht man von einer multiple- object declaration . (§4.3, §4.3.1)

Ein Ausdruck der eine Wertberechnung festlegt. (§7.1)

Eine Eigenschaft des Quelltextes, die eine declarative region mit nicht zusammenhängenden Teilen bildet. Falls in einer declarative region mit getrennten Teilen ein Stück des Textes als extend von einigen bestimmten Punkten einer declarative region bis zum Ende dieser Zone bezeichnet wird, dann ist dieses Bruchstück die korrespondierende Untermenge der declarative region (dabei unterbricht dieses Bruchstück nicht die deklarierenden Elemente zwischen der Schnittstellen- declaration und der korrespondierenden Hauptteil- declaration ). (§10.1)

Ein lexikalisches Element, das entweder eine Zahl oder ein Buchstabe ist. (Erweiterte Zeichenmenge!) (§13.4.2)

Eine top-level design entity , die in einer library liegt und als Teilkomponente in anderen Designs eingesetzt werden kann. (§1)

Ein Typ ( type ), der den Zugriff auf object unterstützt, die eine Folge von Werten eines vorgegebenen type enthalten. File type werden normalerweise in einer host-Systemumgebung verwendet. Der Wert eines Datei- object ist die Folge von Werten, die in der host-Systemdatei enthalten sind. (§3, §3.4)

Ein diskreter scalar type , dessen Werte reelle Zahlen annähern. Die Darstellung eines floating point types hat eine Minimalgenauigkeit von sechs dezimalen Stellen. (§3.1, §3.1.4)

Ein Unterprogramm das mit dem attribute 'FOREIGN ausgestattet und in dem package STANDARD definiert wird. Die Zeichenfolge des attribute kann dabei die Implementierung betreffende Informationen über das Unterprogramm spezifizieren. Foreign subprograms dürfen keine VHDL-Anwendungen enthalten. Eine Anwendung kann Einschränkungen hinsichtlich der erlaubten mode , classes und type der formal parameter für ein foreign subprogram festlegen. Dazu gehören constraint auf die Zahl und die erlaubten Zugriffsweisen der parameter . (§2.2)

Ein formal port oder formal generic einer design entity , eine block -Anweisung oder ein formal parameter eines Unterprogramms. (§2.1.1, §4.3.2.2, §5.2.1.2, §9.1)

Eine constant declaration , die innerhalb eines package body mit den selben Kennzeichen auftritt, wie eine deferred constant declaration in der korrespondierenden package declaration . Eine full type declaration ist eine type declaration die mit einer incomplete type declaration verbunden ist. (§2.6)

Eine binding -Kennzeichnung für die Komponente instance , die eine entity-(Schnittstelle) und eine architecture body mit einschließt. (§5.2.1.1)

Ein constant object dessen type der base type der discrete range einer generierten parameter specification ist. Ein generate parameter wird mit einer generate-Anweisung festgelegt. (§9.7)

Eine Schnittstellen- constant , die in einer block -Überschrift einer block -Anweisung, einer Komponenten- declaration oder einer entity declaration festgelegt wird. Generics unterstützen einen Kanal für statische ( static ) Informationen, die zu einem block der eigenen Umgebung weitergeleitet werden. Anders dagegen constant , der Wert eines generic kann dennoch extern geliefert werden und zwar entweder innerhalb einer Komponenteninstanziierung oder innerhalb einer configuration specification. (§1.1.1.1)

Alle Listen die lokale oder formal generic constant definieren. (§1.1.1.1, §4.3.2.1)

Ein Ausdruck ( expression ), der ausgewertet werden kann, sobald die design hierarchy , innerhalb der er sich befindet, abgearbeitet wird. Eine locally static expression ist ebenfalls global static , bis die expression in einem dynamisch ausgeführten Kontext erscheint. (§7.4)

Ein primary , dessen Wert während der elaboration seines complete context bestimmt werden kann und der sich danach nicht mehr ändern darf. Globale statische ( static ) primaries können nur innerhalb statisch ausgeführter Zusammenhänge auftreten. (§7.4.2)

Eine name Auswahl von name entities. Durch Groups werden Informationen, die nicht durch die Sprache spezifizierten sind, zwischen verschiedenen name entities ausgetauscht. Groups können im Detail mit attribute versehen sein. (§4.6, §4.7)

Siehe guard expression.

Eine Boolean-Ausdruck ( expression ), der mit einer block -Anweisung verbunden ist. Diese Anweisung steuert die Zuweisungen zu guarded signal innerhalb des block . Eine guard expression definiert ein implicit signal GUARD, das zur Steuerung der Ausführungen von verschiedenen Anweisungen innerhalb des block dienen kann. (§4.3.1.2, §9.1, §9.5)

Eine simultane signal -Zuweisung, die die Option geschützt einschließt und festlegt, daß die signal -Zuweisung ausgeführt ( execute ) wird, wenn ein signal GUARD vom Zustand FALSE in den Zustand TRUE wechselt, oder wenn das signal den Zustand TRUE hat und ein event auf einem der signal reference in einem der dazugehörigen guard expression eintritt. Das signal GUARD kann eines der implizit deklarierten und mit block Anweisungen verbundenen GUARD signal associated with block statements that have guard expression , or it may be an explicitly declared signal of type Boolean that is visible at the point of the concurrent signal assignment statement. (§9.5)

Ein signal das als register oder bus deklariert wird. Solche signal haben eine spezielle Semantic, falls ihre Treiber aktualisiert werden ( update ) innerhalb geschützter (guarded) signal -Zuweisungen. (§4.3.1.2)

Der Zielbereich einer signal Zuweisung, der nur aus guarded signal bestehen darf. Ein ungeschützter Zielbereich besteht nur aus un guarded signal (ungeschützten Signalen ). (§9.5)

Eine declaration , die nicht direkt sichtbar ( directly visible ) ist. Eine declaration kann in ihrem Bereich ( scope ) durch einen homograph der declaration versteckt ( hidden ) sein. (§10.3)

Eine reflexive Eigenschaft zweier declaration . Jede der beiden declaration wird als homograph zu der anderen bezeichnet, falls beide declaration das gleiche Identifizierungskennzeichen besitzen und ein Überladen der einen über die andere erlaubt ist. Falls das Überladen für beide erlaubt ist, dann ist jede der beiden declaration homograph zu der anderen, falls sie das gleiche Identifizierungskennzeichen, Ausführungssymbol oder character literal besitzen, ebenso wie den gleichen parameter and result type profile und Typen profil. (§1.3.1, §10.3)

Eine Eigenschaft eines name , die in Form eines aggregate innerhalb der Elementverbindung eines Signalzuweisungsbereichs erscheint. Der name sagt man, kennzeichnet ein signal oder eine variable und irgendein subelement dieses signal oder dieser variable . (§8.4, §8.5)

Die Eigenschaft einer declaration die in der declarative region erwartet wird, in dem die declaration unmittelbar auftritt. Der unmittelbare Bereich ( immediate scope ) einer declaration hängt ( extend ) von dem Anfang der declaration bis zum Ende der declarative region ab. (§10.2)

Die Eigenschaft einer declaration die innerhalb irgendeiner declarative region erwartet wird. Eine declaration sagt man, erscheint unmittelbar ( immediately within ) inerhalb einer declarative region , falls dies Region ider innerste Bereich ist, der die declaration eischließt. Dabei zählt nicht die declarative region (falls eine existiert), die mit der Deklaration selber verbunden ist. (§10.1)

Irgendein signal S'Stable(T), S'Quiet(T), S'Delayed, oder S'Transaction, oder irgendein implizites GUARD signal . Ein Mitglied ( member ) eines implicit signal ist ebenfalls ein implicit signal . (§12.6.2,§12.6.3, §12.6.4)

Ein object dessen declaration nicht explizit innerhalb des Quelltextest, aber das Ergebnis anderer Konstrukte ist; z.B. das signal GUARD. (§4.3, §9.1, §14.1)

Die Eigenschaft einer binding eines Kennzeichens in einer configuration specification mit Blick auf die design entity , die durch die binding specification gekennzeichnet wird. Man sagt, die binding indication impliziert die design entity ; die design entity kann direkt, indirekt oder durch die Vorgabe angezeigt werden. (§5.2.1.1)

Eine Funktion, die immer, wenn sie aufgerufen wird, einen einen anderen Wert liefert, selbst wenn die verschiedenen Aufrufe mit übereinstimmenden parameter erfolgen. Eine echte Funktion ( pure function ) liefert immer den gleichen Wert, wenn die aktuellen Parameter n ( actual parameter ) übereinstimmen. Eine unechte Funktion ( impure function ) kann Objekte ( object ) auch außerhalb ihres vorgegebenen Bereichs ( scope ) aktualisieren. Sie kann ein größere Klasse an Werten erzeugen als eine echte Funktion ( pure function ). (§2)

Eine type declaration die benutzt wird, um gegenseitig abhängige und rekursive access type zu definieren. (§3.3.1)

Eine Gesetzmäßigkeit ( constraint ) die den Indexbereich ( index range ) für jeden Index eines Feldtyps ( array type ) bestimmt, und dabei die Grenzen ( bound ) des Feldes festlegt. Ein index constraint ist kompatible mit einem array type , aber nur dann wenn diese Gesetzmäßigkeit ( constraint ) die durch alle diskreten Bereiche ( discrete range ) innerhalb des index constraint festgelegt wird, kompatibel ist mit der korrespondierenden Indexuntermenge ( index subtype ) in dem Feldtyp ( array type ). Ein Feldwert erfüllt einen index constraint , falls der Feldwert und der index constraint den selben index range auf jeder Indexposition besitzen. (§3.1, §3.2.1.1)

Ein mehrdimensionales Feld hat für jede mögliche Sequenz von Indexwerten ein gut sichtbares Element, das sich durch die Auswahl eines Wertes für jeden Index (im vorgegebenen Befehl) zusammensetzt. Der mögliche Wert für einen gegebenen Index liegt innerhalb aller Werte, die zu dem dazugehörigen Bereich ( range ) gehören. Dieser Bereich ( range ) von Werten wird als index range bezeichnet. (§3.2.1)

Für eine vorgegebene Position eines Feldes wird der index subtype durch das Typkennzeichen der dazugehörenden index subtype -Definition beschrieben. (§3.2.1)

Ein Verzögerungs mode ll das für Schaltkreise verwendet wird; ein Impuls dessen Dauer kürzer ist als die Schaltzeit des Schaltkreises wird nicht übertragen. Inertial delay ist die Verzögerungsvorgabe ( default delay mode ) für signal -Zuweisungen. (§8.4)

Ein Ausdruck ( expression ) der den Anfangswert festlegt, der einer variable zugewiesen wird. (§4.3.1.3)

Die signal , die durch die längste statische Vorsilbe ( longest static prefix ) aller Signalnamen ( signal name ) gekennzeichnet wird, erscheint als Erstes ( primary ) in jedem Ausdruck ( expression ) (außer bei Zeitausdrücken) innerhalb einer nebenläufigen signal -Zuweisung. (§9.5)

Eine Subcomponent einer design entity , dessen Prototyp eine Komponenten-declaration, design entity , oder eine configuration declaration ist. Jede instance einer Komponente kann verschiedene actual besitzen, die mit den local port und generic verbunden sind. Eine Komponenten-Instanziierungsanweisung deren Instanziierungsteil eine Komponente beschreibt ( denote ), die eine Instanz ( instance ) der dazugehörenden Komponente erschafft. Eine Komponenten-Instanziierungsanweisung, deren istanziierten Einheiten entweder eine design entity oder eine configuration declaration beschreiben, die wiederum eine instance der beschriebenen ( denote ) design entity erschaffen. (§9.6, §9.6.1, §9.6.2)

Ein abstract literal des type universal_integer , die keinen Basispunkt enthält. (§13.4)

Ein diskreter scalar type , dessen Werte Integerzahlen in einem bestimmten Bereich ( range ) repräsentieren. (§3.1, §3.1.2)

Eine Deklarationsliste die Schnittstellen-Objekte ( object ) enthält und von einem Unterprogramm, einer Komponente, einer design entity oder einer block -Anweisung gefordert wird. (§4.3.2.1)

Ein verschachtelter block in einer design unit , der genauso über ein block statement definiert wird. (§1)

The International Organization for Standardization.

Der ISO -lateinische-Zeichensatz. Das Package Standard enthält die Definition des Zeichenyps ( type ), der den ISO -lateinischen Zeichensatz definiert. (§3.1.1, §14.2)

Ein konzeptionelle Darstellung der eingesetzten Mittel, die die Aktivitäten eines benutzerdefinierten Prozesses während einer Simulation koordinieren. Ein Kernel-Prozess bedingt die Ausführung von Ein-/Ausgabe-Operationen, die Übertragung von signal -Werten, und die Erneuerung impliziter Signalwerte ( implicit signal ) [solche wie S'Stable(T)]; außerdem zeigt er Ereignisse ( event ), die falls sie auftreten, Folgeprozesse zu diesen Ereignissen auslösen. (§12.6)

Fall zwei Werte V1 und V2 zum gleichen Wertebereich gehören ( belong (to a range) ) und der Bereich range entweder ein wachsender Bereich ( ascending range ) ist und V2 dabei grösser als V1 ist, oder der Bereich ist ein schrumpfender Bereich descending range und V2 ist kleiner als V1. (§3.1)

Falls Werte nach ihrer Größe innerhalbe eines range von links nach rechts ( left of ) aufsteigend geordnet sind. (§3.1)

Siehe design library.

Die Darstellung einer analysierten design library innerhalb einer design unit . (§11.1)

Ein Wert der in einer Designbeschreibung direkt festgelegt wird. Ein literal kann ein bit string literal , enumeration literal , numeric literal , string literal , oder das literal null sein. (§7.3.1)

Ein Schnittstellenobjekt (interface object ), das in einer component declaration festgelegt wird. Es dient zur Verbindung eines formal generic in der interface list einer Schnittstellenbeschreibung (entity) mit einem actual generic oder mit dem Wert in der design unit , der die Schnittstellenbeschreibung instanziiert. (§4.3, §4.3.2.2, §4.5)

Ein signal , das in der interface list einer component declaration beschrieben wird. Es dient der Verbindung eines formal port in der interface list einer Schnittstellenbeschreibung (entity) mit dem actual port oder einem signal in der design unit , das diese entity instanziiert. (§4.3, §4.3.2.2, §4.5)

Ein Ausdruck ( expression ), der während der Analyse ( analysis ) der design unit ausgewertet wird, in der er auftritt. (§7.4, §7.4.1)

Ein name in dem jeder Ausdruck ( expression ) lokal statisch ( locally static ) ist (falls jeder diskrete Bereich ( discrete range ) der als Teil des Namen auftritt, der einen locally static range oder subtype beschreibt und falls keine Vorsilbe in dem Name entweder ein object oder ein Wert des access type oder des Funktionsaufrufs ist). (§6.1)

Ein Teil einer bestimmten Gruppe ( group ) von Anfangswerten, die literal , bestimmte constant und bestimmte attribute einschliessen. (§7.4)

Ein subtype dessen Grenzen bound und Richtungen während der Analyse ( analysis ) der dazugehörigen design unit beeinflußt werden können. (§7.4.1)

Der name eines signal oder einer variable , falls der name ein static signal oder ein variable ist. Ansonsten ist die longest static prefix die längste Vorsilbe des name , der ein static signal oder ein variable name ist. (§6.1)

Eine constant , die implizit über den “for”-Ausdruck einer Schleifenanweisung definiert wird. Sie dient zur Kontrolle der Schleifenwiederholungen. (§8.9)

Für eine null range L to R oder L downto R, der kleinere Wert aus L und R. (§3.1)

Die Eigenschaft einer Signatur, die mit dem Profil der parameter und des Untertyps ( subtype ) eines Unterprogramms oder eines enumeration literal zusammenhängt. Die Signatur sagt man trifft (match) die parameter and result type profile falls verschieden Bedingungen wahr sind. (§2.3.2)

Zusammengehörige Elemente zweier Werte von gemischten Typen ( composite type ), die für bestimmte logische oder relationale Operationen gebraucht werden. (§7.2.3)

Ein Teil ( slice ) eines object , ein subelement oder ein object ; oder ein slice eines subelement eines object . (§3)

Die Richtung. in der eine Information durch einen port oder parameter fließt. Die verschieden modes sind: in, out, inout, buffer oder linkage. (§4.3.2)

Das Resultat der Ausarbeitung ( elaboration ) einer design hierarchy . Dieses model kann zur Simulation des beschriebenen Designs ausgeführt werden ( execute ). (§12, §12.6)

Eine Eigenschaft eines Bezeichners bezogen auf irgendeine named entity . Jede Form von declaration verbindet einen Bezeichner mit einer named entity . Es ist üblich auf verschiedenen Stellen im Deklarationbereichs ( scope of a declaration ) diesen Bezeichner für die Meldungen zur dazugehörigen named entity zu benutzen; diese Stellen sind über Sichtbarkeitsregeln definiert. In diesem Fall wird der Bezeichner als Name der named entity bezeichnet. (§4, §6.1)

In diesem verbundenen Element ( association element ) erscheint explizit die formelle Bezeichnung ( formal designator ). (§4.3.2.2, §7.3.2)

Ein Begriff der mit einem Bezeichner verbunden ist: Ein character literal , oder ein Operatorsymbol das aus einer expliziten oder impliziten declaration hervorgeht. (§4)

Ein Auswahl von Treibern (drivers), signal (eingeschlossen sind Ein/Ausgänge ( port ) und implicit signal ), conversion function , und resolution function die verschieden Prozesse miteinander verbinden. Die Initialisierung eines Schaltnetzes (net) tritt nach der Ausarbeitung ( elaboration ) ein. Ein net wird bei jedem Simulationszyklus ( simulation cycle ) aktualisiert ( update ). (§12, §12.1, §12.6.2)

Ein alias dessen designator , anders als bei einem Objekt,irgendeine named entity beschreibt ( denote ). (§4.3.3, §4.3.3.2)

Ein expliziter oder impliziter Prozess, dessen Quellanweisung nicht das reservierte Wort “postponed” einbindet. Falls ein nonpostponed process fortgesetzt wird ( resume ) wird er im aktuellen simulation cycle ausgeführt execute ). Diese nonpostponed processes haben Zugriff auf die aktuellen Signalwerte ( current value of signal ), egal ob diese Werte zur aktuellen Modell-Zeit stabil sind oder nicht. (§9.2)

Einige discrete range in dem index constraint eines Feldes die eine null range definieren. (§3.2.1.1)

Ein Bereich ( range ) der eine leere Untermenge von Werten definiert. A range L to R ist ein null range , falls L > R, und range L downto R ist ein null range , falls L < R. (§3.1)

Ein Teil ( slice ) dessen dazugehöriger discrete range ein null range ist. (§6.5)

Ein waveform element, das zum Abschalten eines Treibers von einem guarded signal verwendet wird. (§8.4.1)

Eine transaction , die bei der Auswertung eines null waveform element erzeugt wird. (§8.4.1)

Ein abstract literal oder ein literal eines physical type . (§7.3.1)

Ein integer type , ein floating point type oder ein physical type . (§3.1)

Eine named entity , die den Wert eines vorgegebenen type hat. Ein object kann eine constant , ein signal , eine variable oder ein File sein. (§4.3.3)

Ein alias , dessen alias designator ein object (eine constant , ein signal , eine variable oder ein File) beschreibt. (§4.3.3, §4.3.3.1)

Namen oder enumeration literal die zwei verschiedene Entities beschreiben. Enumeration literal , subprogram specification und vordefinierte Operatoren ( predefined operator ) können überladen werden. Auf jedem Platz auf dem ein überladenes enumeration literal im Programmtext auftritt, muß der type des enumeration literal aus dem Kontext bestimmbar sein. (§2.1, §2.3, §2.3.1, §2.3.2, §3.1.1)

Eine constant , ein signal , eine variable , oder ein File , das in der interface list einer subprogram specification beschrieben ist. Die Charakteristiken einer Objektklasse (class of object ), zu der ein vorgegebener parameter gehört, sind ebenfalls Merkmale dieses parameter . Außerdem hat ein parameter einen dazugehörigen mode , der die mögliche Datenflußrichtung durch den parameter festlegt. (§2.1.1, §2.1.1.1, §2.1.1.2, §2.1.1.3, §2.3, §2.6)

Eine interface list , die die parameter für ein Unterprogramm deklariert. Diese Liste kann Schnittstellen-(interface) constant declaration , interface signal declaration , interface variable declaration , interface file declaration oder irgendeine Kombination derselbigen enthalten. (§4.3.2.1)

Zwei formal parameter -Listen, die die gleiche Anzahl von Parametern und auf jeder parameter -Position bei korrespondierenden Parametern den gleichen base type besitzen. (§2.3)

Zwei Unterprogramme die im parameter type profile übereinstimmen und entweder haben beide Funktionen den gleichen base type oder keines von beiden ist eine Funktion. (§2.3)

Ein Prozess oder ein Unterprogramm das einen Prozeduraufruf oder einen Aufruf eins parent der gegebene Prozedur enthält. (§2.2)

Eine Prozessanweisung in der weder der Prozess selber, noch irgendeine Prozedur, für die der Prozess ein parent ist, eine signal -Zuweisung enthalten. (§9.2)

Ein numeric literal des physical type . (§3.1.3)

Ein numerischer scalar type , der verwendet wird, um eine quantitative Messung darzustellen. Jeder Wert des physical type besteht zu einem Teil aus einem Integerwert. Jeder Wert des physical type ist ein Vielfaches vom Ganzen der primary Messeinheit für diesen Typ. (§3.1, §3.1.3)

Ein Kanal für die dynamische Kommunikation zwischen einem block und seiner Umgebung. Ein signal , das in der interface list einer entity declaration , in der Überschrift einer block -Anweisung oder in der interface list einer component declaration beschrieben ist. Zusätzlich zu den Merkmalen der Signale ( signal ) haben port einen associated mode ; dieser mode bestimmt die erlaubte Datenflußrichtung durch den port . (§1.1.1.2, §4.3.1.2)

Eine interface list , die die Ein- (inputs) und Ausgänge (outputs) eines block , einer component, oder einer design entity festlegen. Diese Liste besteht komplett aus den signal declaration . (§1.1.1, §1.1.1.2, §4.3.2.1, §4.3.2.2, §9.1)

Ein association element , das nicht explizit einen formal designator enthalten muß. Ein actual designator auf einer gegebenen Position in einer association list entspricht dem interface element auf der selben Position in der interface list . (§4.3.2.2, §7.3.2)

Ein expliziter oder impliziter Prozess dessen Quellanweisung das reservierte Wort “postponed” enthält. Falls ein postponed process fortgesetzt wird (is resumed ) wird er nicht ausgeführt ( execute ), bis der letzte simulation cycle zur aktuellen Modellzeit ausgeführt wurde. So ein postponed process ermöglicht den Zugriff auf Werte signal , die zur akutellen Simulationszeit stabil sind. (§9.2)

Implizit definierte Operatoren die mit vordefinierten Typen ( type ) arbeiten. Jeder vordefinierte predefined operator ist eine reine Funktion ( pure function ). Nicht vordefinierte predefined operators besitzen name formal parameter ; deshalb kann eine named association association nicht verwendet werden wenn eine vordefinierte Operation aufgerufen wird. (§7.2, §14.2)

Eines der Elemente aus denen sich ein Ausdruck ( expression ) zusammensetzt. Jedes primary hat einen Wert und einen type . (§7.1)

Ein Folge von einer oder mehreren transaction , die die aktuellen oder die zukünftigen Werte des Treibers darstellt. (§12.6.1)

Der zeitlich Grenzwert mit dem ein Signalwert, dessen Haltedauer größer ist als die erlaubte Grenze, propagiert wird. Ein pulse rejection limit wird über das reservierte Wort reject in einer zuerst verzögerten signal -Zuweisung spezifiziert. (§8.4)

Eine Funktion die immer, wenn sie mit den gleichen parameter aufgerufen wird, den selben Wert zurückgibt. Eine impure function kann in diesem Fall auch unterschiedliche Werte zurückgeben. (§2.1)

Falls in einem gegebenen simulation cycle das signal nicht aktiv ist. (§12.6.2)

Eine genaue Untermenge von Werten des skalaren Typs ( scalar type ). (§3.1)

Ein Konstrukt das den Wertebereich ( range of values) eines Typs ( type ) festlegt.

Ein range constraint ist kompatibel zu einem subtype , falls jede Grenze bound des Bereichs ( range ) zu dem Subtyp gehört ( belong (to a subtype) ) oder falls der range constraint einen null range definiert. Die Richtung eines range constraint ist die selbe Richtung wie die seines Bereichs ( range ). (§3.1, §3.1.2, §3.1.3, §3.1.4)

Der Wert eines Objekts ( object ) sagt man wird gelesen, falls sein Wert gezeigt wird ( reference ) oder falls verschieden der Attribute ( attribute ) gezeigt werden. (§4.3.2)

Ein abstract literal des type universal_real der eine Basisstelle enthält. (§13.4)

Ein composite type , dessen Werte sich aus benannten ( name ) Elementen zusammensetzt. (§3.2.2, §7.3.2.1)

Der Zugriff auf eine named entity . Jedes Auftreten eines designator (ein name , character literal , oder operator symbol ) ist eine reference zu der named entity die von dem Designator beschrieben wird ( denote ), ausgenommen der designator tritt in einer abgeschlossenen Bibliothek ( library ) auf oder wird abgeschlossen benutzt. (§10.4, §11.2)

Eine Art von einem guarded signal , das seinen zuletzt erhaltenen Wert speichert, auch wenn alle Treiber abgeschaltet sind. (§4.3.1.2)

instance aus einer oder mehrerer Komponenten die zusammengefügt oder mit Hilfe von signal auf eine wiederholbare Weise verbunden sind. Jede instance kann Merkmale besitzen, die von seiner Position in einer Gruppe von Instanzen ( group of instance ) abhängt. Reguläre Strukturen können mit Hilfe einer generate-Anweisung dargestellt werden. (§9.7)

Ein Prozess der den resolved value eines resolved signal bestimmt, basiert auf den Werten vieler zu diesem Signal gehörender Quellen ( source ). (§2.4, §4.3.1.2)

Eine benutzerdefinierte Funktion die den resolved value eines resolved signal berechnet. (§2.4, §4.3.1.2)

Die primary Einheit des type TIME (Vorgabe: 1 Femtosekunde). Jeder Zeitwert, dessen Wert kleiner ist als diese Grenze wird auf NULL abgerundet. (§3.1.3.1)

Ein Signal ( signal ) das eine dazugehörige resolution function besitzt. (§4.3.1.2)

Die Ausgänge einer resolution function verbunden mit einem resolved signal , das bestimmt wird mit Hilfe einer Funktion, die eine Auswahl der Eingänge (inputs) von mehreren Signalquellen ( source of the signal ) bearbeitet. (§2.4, §4.3.1.2)

Eine Bibliothek ( library ), die library unit enthält, auf die innerhalb der analysierten reference verwiesen wird ( design unit ). (§11.2)

Der subtype des Ergebnisses einer Funktion. (§2.1)

Die Ausführung einer Warteanweisung in einem abgeschlossenen Prozess, falls die Bedingungen auf die, die Warteanweisung wartet, erfüllt werden. Falls der abgeschlossen Prozess ein nonpostponed process ist, wird er nachträglich während des aktuellen Simulationsdurchlaufs ( execute ) ausgeführt ( simulation cycle ). Falls der Prozess aber ein postponed process ist wird er während des letzten Simulationsdurchlaufs zur aktuellen Simulationszeit ausgeführt. (§12.6.3)

Falls die Werte V1 und V2 zu einem Bereich gehören ( belong (to a range) ) und der Bereich steigend ist ( ascending range ), dann muß V2 vor V1 liegen, oder der Bereich ist fallend, dann muß V2 V1 folgen. (§14.1)

Eine Werteigenschaft die von irgendeiner Bedingung ( constraint ) abhängt. Ein Wert, sagt man, erfüllt ( satisfy ) eine Bedingung ( constraint ), falls der Wert in einer Untermenge ist, die durch diese Bedingung bestimmt wird. (§3, §3.2.1.1)

Ein type , dessen Werte keine Elemente besitzen. Skalare type bestehen aus enumeration type , integer type , physical type und floating point type . enumeration type und integer type werden als discrete type bezeichnet. integer type , floating point type und physical type werden als numeric type bezeichnet. Alle scalar type werden geordert; das heisst, alle relationalen Operatoren sind für ihre Werte vordefiniert. (§3, §3.1)

Ein Teil des Textes in dem eine declaration sichtbar ( visible ) sein kann. Dieser Teil wird durch die Sichtbarkeits- und Überladeregeln definiert. (§10.2)

Syntaktisch, hat ein Name ( name ) eine Vorsilbe und eine Nachsilbe, die durch einen Punkt getrennt sind. Verschieden selected name werden verwendet, um Datensatzelemente oder object , die durch einen access value beschrieben werden, zu beschreiben ( denote ). Die verbleibenden selected name werden als expanded name notiert. (§6.3, §8.1)

Eine Menge von signal , auf die eine Warteanweisung sensitiv reagiert. Das sensitivity set wird explizit in einer on-Klausel angegeben, oder wird in eine until-Klause impliziert. (§8.1)

Anweisungen, die in der Reihenfolge ausgeführt ( execute ) werden, in der sie angeordnet sind. Sequential Statements werden in algorithmischen Beschreibungen verwendet. (§8)

Eine Operation in der der eine Operand erst aktualisiert wird, falls der andere Operand einen bestimmten Wert hat. Short-circuit- Opertionen sind vordefinierte logische Operationen wie and, or, nand und nor für Operanden vom Typ ( type ) BIT und BOOLEAN. (§7.2)

Ein object mit einer Reihe von vergangenen Werten. Ein signal kann verschiedenste Treiber haben, jeder mit einem aktuellen Wert ( current value ) und zu erwartenden Werten. Der Ausdruck signal bezieht sich auf Objekte ( object ) die durch signal declaration oder port declaration festgelegt werden. (§4.3.1.2)

Eine sequentielle Anweisung ( sequential statement ) innerhalb eines statement transform die bestimmt, welche von verschiedenen waveform , falls es welche gibt, einem Ausgangssignal (output signal ) zugewiesen wird. Eine Signalumfomung ( signal transform ) kann eine sequentielle Signalzuweisung sein, eine if-Anweisung, eine case-Anweisung oder eine Nullanweisung. (§9.5)

Der Bezeichner, der mit einer named entity , entweder in seiner eigenen declaration oder in einer alias declaration , verbunden ist. (§6.2)

Eine Wiederholung in der wiederholten Ausführung des Prozesses, der durch Prozessanweisungen in einem Model ( model ) definiert wird. Der erste Simulationszyklus ( simulation cycle ) tritt nach der Initialisierung auf. Ein simulation cycle kann ein delta cycle oder ein Zyklus mit fortschreitender Zeit sein. (§12.6.4)

Eine object declaration , deren Kennzeichenliste einen einzelnen Bezeichner enthält; sie wird auch als mehrfache object declaration Liste bezeichnet falls die Kennzeichenliste mehr als einen Bezeichner enthält. (§4.3.1)

Ein eindimensionales Feld einer Folge aufeinanderfolgender Elemente eines anderen eindimensionalen Feldes. (§6.5)

Der Erzeuger eines Signalwertes (value of a signal ). Die Quelle ( source ) kann ein Treiber oder der Ein-, Ausgang ( port ) eines Blocks ( block ) sein, mit dem ein Signal ( signal ) oder eine Mischung aus Quellen ( sources ) verbunden ist. (§4.3.1.2)

Eine Klasse von Konstrukten, die Zusatzinformationen mit einer ( named entity ) verbindet. Es gibt drei verschieden Arten von attribute specification , configuration specification und disconnection specification . (§5)

Das erste sequential statement in einem Prozess, welches äquivalent ist zu einer nebenläufigen Signalzuweisung ( signal assignment statement ). Die Zuweisung (statement) transform definiert die Aktionen der nebenläufigen Signalzuweisungen, wenn diese ausgeführt ( execute ) werden. Dem statement transform folgt eine Warteanweisung, die die letzte Anweisung in dem äquivalenten Prozess darstellt. (§9.5)

Siehe locally static expression und globally static expression.

Ein name für den jeder Ausdruck ( expression ,) der als Teil dieses name auftritt (z.B als ein Index-Ausdruck), eine statische ( static ) expression ist [falls jeder diskrete Bereich ( discrete range ) der als Teil des Namen auftritt einen static range oder einen subtype beschreibt und falls eine Vorsilbe in der Benennung ( name ) weder ein object noch der Wert eines access type oder eines Funktionsaufrufs ist]. (§6.1)

Ein Bereich ( range ), dessen Grenzen ( bound ) statische ( static ) expression sind. (§7.4)

Ein static name , der ein Signal ( signal ) beschreibt ( denote ). (§6.1)

Ein static name , der eine Variable ( variable ) beschreibt ( denote ). (§6.1)

Eine Folge graphischer Zeichen oder ein leerer Bereich, der zwischen zwei Anführungszeichen (“) eingeschlossen ist. Der type eines string literal wird aus dem Kontext heraus bestimmt. (§7.3.1, §13.6)

Ein aggregate , das als Ausdruck ( expression ) in einer Elementverbindung eines anderen mehrdimensionalen Feld- aggregate auftritt. Das subaggregate ist ein (n-1)-dimensionales Feld- aggregate , dabei ist n die Dimension des äußeren aggregate . Aggregates von mehrdimensionalen Feldern werden in einer row-major-Reihenfolge (der ganz rechte Index änder sich am schnellsten) dargestellt. (§7.3.2.2)

Das Element eines anderen Elements. Wenn andere subelements ausgeschlossen sind, wird das Hauptelement verwendet. (§3)

Die subprogram specification spezifiziert den designator eines Unterprogramms, irgendwelche formal parameter des Unterprogramms und den Ergebnistyp (result type ) für ein Funktionsunterprogramm. (§2.1)

Ein Typ ( type ) mit einer Bedingung ( constraint ). Ein Wert gehört zu einem subtype eines type , falls er zu dem type gehört und die Bedingungen ( constraint ) erfüllt; solch ein type wird Basistyp ( base type ) des subtype bezeichnet Ein type ist sein eigener subtype . Ein solcher subtype wird als unconstrained bezeichnet, weil er keinen einschränkenden Bedingungen gehorchen muß. (§3)

Ein Prozess der seine Ausführung stoppt und auf ein Ereigniss ( event ) oder für eine bestimmte Zeitdauer wartet um weiterzulaufen. (§12.6.4)

Die maximale Zeit, die ein Prozess unterbrochen ( suspend ) wird und die durch das until-Schlüsselwort einer Wait-Anweisung festgelegt wird. (§8.1)

Siehe left of.

Siehe right of.

Die paarweise Zusammensetzung von Werten und Zeit. Der Wert steht für einen aktuellen oder zukünftigen Wert des Treibers; die Zeit steht für die relative Verzögerung bis der Wert aktuell ist ( current value ). (§12.6.1)

Ein optionales Verzögerungsmodell für die Signalzuweisung ( signal assignment). Ein transport delay ist charakteristisch für Hardwarebausteine (so wie für Überlandleitungen), die eine annähernd unendliche Frequenzantwort besitzen: irgendein Impuls wird übertragen, dabei spielt es keine Rolle wie kurz die Impulsdauer ist. (§8.4)

Eine Menge von Werten und von Operationen. (§3)

Ein Ausdruck ( expression ) der einen Wert einer subexpression von einem Typ ( type ) zum bestimmten (designated) type einer type -Konversion verändert. Verbindungen in der Form einer Typ-Konversion sind ebenfalls erlaubt. Diese Verbindungen haben Funktionen und Restriktionen ähnlich wie bei conversion function aber können an Stellen verwendet werden, wo conversion function nicht verwendet werden können. In beiden Fällen ( expression und Verbindungen), muß der konvertierte type eng verwandt ( closely related types ) zu dem designated type sein. (§4.3.2.2, §7.3.5)

Eine Wellenform ( waveform ) in einer nebenläufigen signal -Zuweisung, welche den Zieltreiber nicht beeinträchtigt. (§8.4, §9.5.1)

Ein formal , das nicht mit einem actual verbunden ist. (§5.2.1.2)

Ein subtype der zu einer Bedingung gehört, die keine Restriktionen zur Folge hat. (§3, §4.2)

Ein name der durch die declaration einer Einheit (entweder einer primary unit declaration oder einer secondary unit declaration ) in einer physical type declaration festgelegt wird. (§3.1.3)

Ein anonymer ( anonymous ) vordefinierter integer type , der für alle integer literal verwendet wird. Die Stellennummer eines Integerwerts ist der korrespondierende Wert des type universal_integer . (§3.1.2, §7.3.1, §7.3.5)

Ein anonymer ( anonymous ) vordefinierter type , der für literal des floating point type verwendet wird. Andere floating point type haben keine literal . Dennoch existiert für jeden floating point type eine implizite Umwandlung, die einen Wert vom type universal_real in einen korrespondierenden Wert (falls es einen gibt) des floating point type verwandelt. (§3.1.4, §7.3.1, §7.3.5)

Die Wertaktualisierung eines Signals ( signal ), einer variable , oder einer Datei (file). Der Wert eines Signals wird aktualisiert ( updated ), falls das Signal als das Ziel (oder als die Komponente eines solchen Ziels) einer Signalzuweisung auftritt; oder (indirekt) falls das Signal mit einem Schnittstellen- object des Modus ( mode ) out, buffer, inout oder linkage verbunden wird oder falls eines der subelement aktualisiert wird ( updated ). Man spricht ebenfalls von einer Aktualisierung falls das Signal subelement oder Bestandteil ( slice ) eines resolved signal ist, das aktualisiert wird.

Der Wert einer variable wird aktualisiert ( update ), falls die Variable als Ziel oder als Teilkomponente des Ziels einer Variablenzuweisung auftritt; (indirekt,) falls die Variable mit einem Schnittstellen- object des Modus ( mode ) out oder linkage verbunden wird oder falls eines der Variablen- subelement s aktualisiert wird ( updated ). Der Wert einer Datenmenge (file) wird aktualisiert falls eine WRITE-Operation mit dem file- object ausgeführt wird. (§4.3.2)

Für einen null range L to R oder L downto R, der größere Wert aus L und R. (§3.1)

Ein object mit einem einzelnen current value . (§4.3.1.3)

Falls die declaration eines Bezeichners eine mögliche Bedeutung des Auftretens dieses Bezeichners innerhalb der declaration definiert. Eine visible declaration ist bei der Auswahl sichtbar ( visible - z.B bei der Verwendung eines expanded name ) oder directly visible (z.B bei der Verwendung eines simple name ). (§10.3)

Ein Serie von Signalbewegungen ( transaction ), die alle einen zukünftigen Wert des Signaltreibers ( signal ) darstellen. Die transaction werden in einer waveform nach der Zeit angeordnet, so daß die frühere transaction auch vor der späteren erscheint. (§8.4)

Ein Leerraum, ein nicht unterbrechender Leerraum, oder ein horizontales Tabulatorkennzeichen (SP, NBSP, or HT). (§14.3)

In diese design library wird die library unit eingefügt, welche bei der Analyse ( analysis ) einer design unit entsteht. (§11.2)

Ende des Dokuments.