VHDL Modellbibliothek

Parametereinstellung für den Array-Dividierer/Multiplizierer

Eine kurze Funktions- und Schnittstellenbeschreibung:

Das Modell des Dividierers/Multiplizierers ist ein in der Bitbreite parametrisierbares Modul zur Multiplikation oder Division zweier Operanden im 2'er-Komplement (vorzeichenbehaftet). Die Algorithmen sind asynchron implementiert.

mode = 1 -> op_1/op_2 = erg_1: Quotient ; erg_2: Rest
mode = 0 -> op_1*op_2 = erg_1: höherwert. Produkt ; erg_2: niederwert. Produkt

Schnittstellen:

mode : Moduswahl, in dem sich das Modul befindet:
- mode = 1 -> Division
- mode = 0 -> Multiplikation
op_1 : Eingangsport fuer 1. Operanden
- bei der Division: Dividend
- bei der Multiplikation: Multiplikant
op_2 : Eingangsport fuer 2. Operanden
- bei der Division: Diviso
- bei der Multiplikation: Multiplikant
erg_1 : Ausgangsport für 1. Teil des Ergebnisses
- bei der Division: Quotient
- bei der Muliplikation: höherwertiger Teil des Produktes
erg_2 : Ausgangsport fuer 2. Teil des Ergebnisses
- bei der Division: Rest
- bei der Muliplikation: niederwertiger Teil des Produktes

Bitte geben sie den Filenamen ohne die Erweiterung '.vhd' an

   Filename (ohne.vhd):

Bitte geben Sie einen Integerwert für die gewünschte Bitbreite im Modell ein:

   integer Wert       :

Sollen die Testbench und die Trace-Datei auch mit erzeugt werden?

   Ja(j) oder Nein(n)?: